Broadcom เปิดตัวเทคโนโลยีบรรจุชิป 3.5D XDSiP สำหรับศูนย์ข้อมูล

Broadcom ได้เปิดตัว XDSiP (eXtreme Dimension System in Package) เทคโนโลยีใหม่ในการบรรจุชิปที่ออกแบบมาสำหรับศูนย์ข้อมูล สามารถสร้างโปรเซสเซอร์ด้วยการซ้อนชิ้นซิลิคอนเป็นชั้นได้ โดยมี Fujitsu เป็นหนึ่งในลูกค้า วางแผนใช้ในโปรเซสเซอร์เซิร์ฟเวอร์รุ่นใหม่ที่มีจำนวน 288 คอร์

เทคโนโลยีนี้อิงกับกรรมวิธีผลิตชิปรูปแบบใหม่ที่เรียกว่า 3.5D packaging โดยปัจจุบันโปรเซสเซอร์ที่ทันสมัยมักประกอบด้วยซิลิคอนหลายชิ้น ที่แต่ละชิ้นถูกออกแบบให้เหมาะสมกับงานเฉพาะ เช่น การประมวลผลปัญญาประดิษฐ์ หรือการคำนวณทั่วไป และโดยปกติแล้วมักจะมีซิลิคอนที่รองรับการย้ายข้อมูลเป็นหลักด้วย

ในเทคโนโลยีเดิม 2.5D packaging, ซิลิคอนจะถูกจัดเรียงข้างกันบนชั้นฐานที่เรียกว่า interposer แต่ XDSiP สามารถวางซิลิคอนแบบซ้อนกันได้ ทำให้สามารถเพิ่มจำนวนทรานซิสเตอร์ได้มากขึ้น โดย Broadcom ใช้เทคโนโลยี hybrid copper bonding เชื่อมต่อชั้นซิลิคอนในแนวตั้ง โดยเริ่มจากการเพิ่มโครงสร้างทองแดงบนซิลิคอนสองชิ้น จากนั้นจึงหลอมโครงสร้างทองแดงให้เป็นการเชื่อมต่อเดียวที่ส่งผ่านข้อมูลและพลังงานได้

ข้อได้เปรียบของ XDSiP คือการเพิ่มความเร็วในการส่งข้อมูลระหว่างส่วนประกอบของโปรเซสเซอร์ โดยให้ความหนาแน่นของสัญญาณมากกว่าเทคโนโลยีเดิมถึง 7 เท่า และมีความแข็งแรงเชิงกลที่ดีกว่า นอกจากนี้ Broadcom ยังระบุว่าเทคโนโลยีนี้สามารถรองรับซิลิคอนพื้นที่มากกว่า 6,000 ตารางมิลลิเมตร ซึ่งเป็นการพัฒนาเหนือกว่าเทคโนโลยี 2.5D ที่รองรับได้เพียง 2,500 ตารางมิลลิเมตร ส่งผลสามารถประมวลผลได้เร็วยิ่งขึ้น

ปัจจุบัน Broadcom กำลังพัฒนาผลิตภัณฑ์ 3.5D มากกว่า 5 รุ่นสำหรับลูกค้า โดยผลิตภัณฑ์นำร่องประกอบด้วยชิปคอมพิวต์ 4 ตัว, ชิปสำหรับ I/O 1 ตัว และโมดูลหน่วยความจำ HBM อีก 6 ตัว โดยมีหนึ่งในลูกค้าคือ Fujitsu ซึ่งเตรียมใช้เทคโนโลยีนี้ในโปรเซสเซอร์เซิร์ฟเวอร์ใหม่ชื่อ Monaka ที่มี 288 คอร์สถาปัตยกรรม Arm พร้อมเทคโนโลยีสองนาโนเมตร และหน่วยความจำแคชแบบห้านาโนเมตร โดย Broadcom คาดว่าจะเริ่มผลิตโปรเซสเซอร์ XDSiP ในเดือนกุมภาพันธ์ 2026 และ Fujitsu มีแผนเปิดตัวชิป Monaka ในปี 2027

ที่มา: https://siliconangle.com/2024/12/05/broadcom-introduces-3-5d-xdsip-chip-packaging-data-center-processors/